7E1 ist eine Einstellungsvariante bei der seriellen, asynchronen Datenübertragung. Sie bedeutet, dass auf ein Startbit ein Zeichen aus sieben Datenbits, dann ein Paritätsbit mit gerader Parität (even-parity) sowie ein Stoppbit folgt. Möglich sind sieben oder acht Datenbits, keine (N), gerade (E) oder ungerade (O) Parität und ein oder zwei Stoppbits.
Siehe auch:
8N1